Микрон и каданс актуализират ddr5 статус, 36% по-висока производителност от ddr4

В началото на годината Cadence и Micron проведоха първата публична демонстрация на DDR5 памет от ново поколение. На събитие в TSMC по-рано този месец двете компании предоставиха някои актуализации за развитието на новата технология за памет.

Micron и Cadence обсъждат напредъка си в паметта на DDR5

Основната характеристика на DDR5 SDRAM е капацитетът на чиповете, а не само по-висока производителност и по-ниска консумация на енергия. Очаква се DDR5 да увеличи скоростта на I / O от 4266 до 6400 MT / s, при спад на захранващото напрежение от 1, 1 V и разрешен диапазон на трептене от 3%. Очаква се също така да се използват два независими 32/40 битови канала на модул (без / или с ECC). Освен това DDR5 ще има подобрена ефективност на командната шина, по-добри схеми за надграждане и по-голям набор от банки за допълнителна производителност. Cadence продължава да казва, че подобрената функционалност на DDR5 ще позволи 36% по-голяма честотна лента в сравнение с DDR4 дори при 3200 MT / s, а след 4800 MT / s действителната честотна лента ще бъде 87% по-висока. в сравнение с DDR4-3200. Друга от най-важните характеристики на DDR5 ще бъде плътността на монолитни чипове над 16 Gb.

Препоръчваме да прочетете нашата публикация за Intel Core 9000 серия поддържа до 128 GB RAM

Водещите производители на DRAM вече имат монолитни DDR4 чипове с капацитет 16 Gb, но тези устройства не могат да доставят екстремни часовници поради законите на физиката. Следователно компании като Micron имат много работа в опит да обединят висока плътност и производителност на DRAM в ерата на DDR5. По-специално, Micron се занимава с променливо време на задържане и други атомни нива на събитията, след като производствените технологии, използвани за DRAM, достигнат 10-12 nm. Най-просто казано, докато стандартът DDR5 прибира плътността и производителността на сватбата, все още има много магия, която трябва да се направи от производителите на DRAM.

Micron очаква да започне производство на 16Gb чипове, използвайки своя производствен процес 'sub-18nm' до края на 2019 г., въпреки че това не означава непременно, че реалните приложения, които имат тази памет, ще бъдат налични до края на следващата година. Cadence вече е внедрила DDR5 IP (Controller + PHY), използвайки технологичните технологии N7 (7nm DUV) на TSMC и N7 + (7nm DUV + EUV).

Като се имат предвид основните предимства на DDR5, не е изненадващо, че Cadence прогнозира, че сървърите ще бъдат първите приложения, които ще използват новия тип DRAM. Cadence вярва, че клиентите на SoC, използващи процеса N7 +, ще го подкрепят, което по същество означава, че чиповете трябва да излязат на пазара през 2020 г.

Шрифт на Techpowerup